在旧金山举行的 Advancing AI 2026 大会上，AMD 首席执行官苏姿丰公布了下一代 AI 加速器 Instinct MI455X 的更多细节。

Instinct MI455X GPU 采用了先进的封装技术，集成了 3200 亿个晶体管。其设计包含四个加速器复合芯粒（XCD），通过混合键合技术堆叠在 Fabric 与缓存芯粒（FCD）之上。每个 FCD 均采用台积电的 CoWoS-L 技术封装，并连接六个 HBM4 堆栈和两个 I/O Die。

AMD 推出了全新的 Helios 机架级架构，首次将 72 个 MI455X GPU 的显存集成到一个统一的相干域，此举旨在与英伟达的 NVL72 竞争。结合 CDNA 5 架构中改进的张量数据搬运单元和新增的多播读取支持，AMD 重点提升了芯片数据移动的效率。

苏姿丰指出，在 chiplet 设计方面，AMD 在 XCD 上采用了台积电最先进的 2N GAA 工艺，以优化功耗和性能。而 FCD 和 I/O Die 部分则采用了台积电的 N3P 工艺。

CDNA 5 架构对加速器复杂芯片（Accelerator Complex Die）的基本构建单元进行了调整，将之前的“计算单元”（Compute Unit）改称为“工作组处理器”（Work Group Processor）。MI455X 的 WGP 数量与前代 MI355X 保持一致，仍为 256 个。架构的关键变化之一是将波前（wavefront）宽度从 64 位调整为 32 位，AMD 表示此举是为了改善指令延迟、降低寄存器压力，并增强与不同 AI tensor tile 交互的灵活性。

CDNA 5 的片上缓存层级也进行了重新设计，放弃了前代的大容量无限缓存，转而为每个 FCD 配置 96MB 的共享 L2 缓存，总计 192MB。

在计算性能方面，MI455X 的理论峰值算力显著提升。针对低精度推理格式，其 OCP MXFP4 性能可达 40.26 PFLOPS，理论上比 MI355X 快四倍。与英伟达 Rubin 对比，MI455X 的 FP32 性能达到 315 TFLOPS，在某些场景下优于英伟达的 Rubin。AMD 还对超越数学单元进行了改进，其吞吐量较 CDNA 4 翻倍，能够加速 softmax 等关键 AI 函数。

内存系统是本代产品的突出优势。MI455X 配备了总计 12 堆栈的 HBM4，提供了 432GB 的容量和 23.3 TB/s 的带宽。这超越了英伟达近期公布的 Rubin GPU 的初始配置，后者初代规格为 288GB HBM4 和最高 22 TB/s 带宽。在 72 个 GPU 组成的 Helios 机架规模下，AMD 的方案可聚合 31.1 TB 的显存，比英伟达 Vera Rubin 的 20.7 TB 总容量高出 50%。